

100-10

Cited Document No. 1

Japanese Patent Laid-Open No. 62-280663

Publication Date: December 5, 1987

Application No. 61-123559

Application Date: May 30, 1986

Inventor: Toshikatsu NAGASAWA

Applicant: NEC Co., Ltd.

1. Specification
2. Title of the Invention: INTEGRATED CIRCUITE DEVICE
3. Detailed Description of the Invention

[Not translated]

In the device 100, the logic circuit 110 is a circuit that represents a nucleus thereof, and a predetermined logical operation is conducted herein. The n numbers of fault detection circuits 121~12n are connected to the logic circuit 110, and if a fault is occurred in a logic gate within the logic circuit 110, then a detection is conducted by any one of the fault detection circuits 121 ~ 12n in response to a location at where the fault is occurred. The detected fault state is saved in the flip-flops 141 ~ 14n through the selectors 131 ~ 13n. When these flip-flops 141 ~ 14n save the fault state, they are indicated by outputting the logic "1".

The outputs of the flip-flops 141 ~ 14n are provided to the logic circuit 150. An output X of this logic circuit 150 is connected to an output terminal C through an output buffer 160. On one hand, the outputs of the logic circuit 110 are connected, respectively, to an output terminal D, through an output buffer 161, and through an output buffer 162 of the lowest level flip-flop 141. An input terminal A is connected to a clock input CK of the flip-flops 141 ~ 14n through an input buffer 170. Further, an input terminal B is connected to an input of the logic circuit 110 through the input buffer 171, and also to the highest level selector 13n through the input buffer 172, respectively. Moreover, the outputs from the flip-flops 142 ~ 14n are provided to the respective selectors 131 ~ 13 (n-1). Furthermore, the respective selectors 131 ~ 13n and the respective buffers 161, 162, 171, 172 are controlled by the output X of the OR circuit 150.

An output 201 of the integrated circuit device 200 is provided to an input terminal A through the buffer 11, and output 202 is provided to an input terminal B through the buffer 21. Further, an output 301 of the integrated circuit device 300 is provided to the input terminal A through the buffer 12, and an output 302 is provided to the input terminal B through the buffer 22.

On the one hand, an output from the output terminal C is provided to the integrated circuit 300 through the buffer 30 as an input 303. Further, an output from the output terminal D is provided to the integrated circuit 200 through the buffer 41 as an input 203, and also provided to the integrated circuit 300 through the buffer 42 as an input 304. Moreover, the buffers 11, 12, 21, 22, 41, 42 are controlled by an output from the output terminal C that is provided through the buffer 30.

[Not translated]

⑪ 公開特許公報 (A)

昭62-280663

⑫ Int.CI. 1

G 01 R 31/28
 G 06 F 11/34
 15/06
 H 01 L 21/66

識別記号

320

府内整理番号

F-7807-2G
 7343-5B
 7343-5B
 7168-5F

⑬ 公開 昭和62年(1987)12月5日

審査請求 未請求 発明の数 1 (全5頁)

⑭ 発明の名称 集積回路装置

⑮ 特願 昭61-123559

⑯ 出願 昭61(1986)5月30日

⑰ 発明者 長澤 敏勝 東京都港区芝5丁目33番1号 日本電気株式会社内
 ⑱ 出願人 日本電気株式会社 東京都港区芝5丁目33番1号
 ⑲ 代理人 弁理士 山内 海雄

明細書

1. 発明の名称

集積回路装置

2. 特許請求の範囲

所定の論理演算を行う論理回路と、前記論理回路に障害が発生した場合にこれを検出し、検出した障害状態を保持する障害検出保持回路と、外部装置との間でデータの入出力を行うための入出力端子と、通常は前記入出力端子を前記論理回路に接続し、前記障害検出保持回路が障害を検出したときには前記入出力端子を前記障害検出保持回路に接続する接続切換手段とを備えることを特徴とする集積回路装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は集積回路装置、特に内部で発生した障害を検出保持する機能を有する集積回路装置に関するものである。

〔従来の技術〕

近年、集積回路装置の集成度は益々向上する一

方であり、内部の論理回路に障害が発生した場合に、どの部分にどのような障害が発生したのかを認識するのが益々困難となってきている。このため、最近の集積回路装置は、障害が発生した場合にこれを検出し、検出した障害状態を保持する障害検出保持回路を内蔵するものが増えてきている。

このような集積回路装置では、障害が発生した場合、障害検出保持回路の障害状態保持部に所定のスキャンインデータを与え、その結果この障害状態保持部から出力されるスキャンアウトデータを解析することにより、障害検出保持回路に保持されている障害状態を外部から認識することができる。このような機能は、数万という論理ゲートのどの部分にどのような障害が発生しているのかを認識する上できわめて重要な働きをする。

〔発明が解決しようとする問題点〕

しかしながら、このような障害の検出保持機能を有する従来の集積回路装置には、入出力端子数が多くなるという問題点がある。上述のように障害が発生した場合、保持されている障害状態を外

路へ読み出すため、スキャンインデータの入力と、スキャンアウトデータの出力とを行うための入出力端子が必要となり、従来の集積回路装置ではこのための専用の人出力端子を設けていた。このような入出力端子数の増加は、LSIパッケージではピン数の増加となり、結局装置全体が大型化することになる。

そこで本発明は障害の検出保持機能を有し、かつ、入出力端子数をできるだけ低減しうる集積回路装置を提供することを目的とする。

(問題点を解決するための手段)

本発明では集積回路装置に、①所定の論理演算を行う論理回路と、②この論理回路に障害が発生した場合にこれを検出し、検出した障害状態を保持する障害検出保持回路と、③外部装置との間でデータの入出力をを行うための入出力端子と、④通常はこの入出力端子を論理回路に接続し、障害検出時にはこの入出力端子を障害検出保持回路に接続する接続切換手段とを設け、上記目的を達成したものである。

(実施例)

以下本発明を図示する実施例に基づいて説明する。

第1図は本発明の一実施例に係わる集積回路装置を外部回路に接続して用いた一例を示す回路図である。ここで一点鎖線で囲った集積回路装置100が本発明の一実施例に係わる装置であり、集積回路装置200は装置100の外部に接続される別な集積回路装置である。集積回路装置300は装置100の内部に障害が発生した場合に、この障害状態を読み出して診断する装置である。なおこの回路図では、装置100の有する入出力端子として、入力端子A、Bおよび出力端子C、Dのみを例として示してある。

装置100において、論理回路110はその中枢をなす回路であって、ここで所定の論理演算が行われる。論理回路110には、n個の障害検出回路121～12nが接続されており、論理回路110内の論理ゲートに障害が発生した場合は、その発生箇所に応じて障害検出回路121～

12nのいずれかで検出が行われる。検出された障害状態は選択器131～13nを経てフリップフロップ141～14nに保持される。これらのフリップフロップ141～14nは、障害状態を保持すると論理“1”を出力してこれを示す。

フリップフロップ141～14nの出力は論理和回路150に与えられる。この論理和回路150の出力Xは出力バッファ160を介して出力端子Cに接続される。一方、論理回路110の出力は出力バッファ161を介して、また、最下位のフリップフロップ141の出力バッファ162を介して、それぞれ出力端子Dに接続される。入力端子Aは入力バッファ170を介して各フリップフロップ141～14nのクロック入力端子CKに接続される。更に、入力端子Bは入力バッファ171を介して論理回路110の入力に、また、入力バッファ172を介して最上位の選択器13nに、それぞれ接続される。なお、各選択器131～13(n-1)には、上位のフリップフロップ142～14nからの出力が与えられて

いる。また、各選択器131～13nおよび各バッファ161、162、171、172は論理和回路150の出力Xによって制御される。

集積回路装置200の出力201はバッファ11を介して入力端子Aに与えられ、出力202はバッファ21を介して入力端子Bに与えられる。また、集積回路装置300の出力301はバッファ12を介して入力端子Aに与えられ、出力302はバッファ22を介して入力端子Bに与えられる。

一方、出力端子Cからの出力はバッファ30を介して集積回路装置300へ入力303として与えられる。また、出力端子Dからの出力はバッファ41を介して集積回路装置200へ入力203として与えられると共に、バッファ42を介して集積回路装置300へ入力304として与えられる。なお、バッファ11、12、21、22、41、42はバッファ30を介して与えられる出力端子Cからの出力によって制御される。

次いでこの回路の動作について説明する。まず、

論理回路110が障害なく動作している通常の場合を考える。この場合、各障害検出回路121～12nは、いずれも障害を検出していないから、各フリップフロップ141～14nはセットされず、すべて論理“0”を出力している。従って論理回路150の出力Xは“0”である。この出力Xによって、各選択器131～13nは障害検出回路121～12nからの信号を選択してフリップフロップ141～14nへ与えられる。また、この出力Xによって、バッファ161、171のゲートが開き、バッファ162、172のゲートは閉じられる。更にこの出力Xはバッファ160、出力端子C、バッファ30を介して外部のバッファに制御信号として与えられ、バッファ11、21、41を開き、バッファ12、22、42を閉じる。

このようにして、通常の場合は集積回路装置200と論理回路110との間で、データの送受が可能となる。すなわち、集積回路装置200からの論理出力202はバッファ21、入力端子B、

バッファ162、172のゲートが開く。更にこの出力Xはバッファ160、出力端子C、バッファ30を介して外部のバッファに制御信号として与えられ、バッファ11、21、41を開じ、バッファ12、22、42を閉じ。またバッファ30を介して得られた出力Xは集積回路装置300に障害入力303として与えられる。

このようにして障害発生時には、装置100は集積回路装置300による診断を受けることが可能となる。すなわち、集積回路装置300は、障害入力303として与えられた論理回路150の出力Xが“1”であるときに障害発生と認識し、装置100内のフリップフロップ141～14nに保持されている障害状態を読み出すために必要な所定のスキャンインデータ出力302を発生させる。

このスキャンインデータは、バッファ22、入力端子B、バッファ172を経て最上位の選択器13nに与えられる。選択器13nはこのスキャンインデータをフリップフロップ14nに与える。

バッファ171を介して論理回路110に与えられ、論理回路110の出力は、バッファ161、出力端子D、バッファ41を介して集積回路装置200に論理入力203として与えられる。また、集積回路装置200からのクロック出力201がバッファ11、入力端子A、バッファ170を介して各フリップフロップのクロック入力端子CKに与えられる。

さて、ここで論理回路110内の論理ゲートに異常が生じ、障害が起こった場合の動作を考える。この場合、発生した障害は、障害検出回路121～12nのうちのいずれか（複数の場合もありうる）で検出され、これに対応したフリップフロップ141～14nがセットされる。n個のフリップフロップの1つでもセットされると、論理回路150の出力Xは“1”となる。

この出力Xによって各選択器131～13nは上位フリップフロップからの出力を選択して各フリップフロップへ与えられる。また、この出力Xによってバッファ161、171のゲートが閉じ、

一方、集積回路装置300は、スキャンインデータに同期したスキャン用クロック出力301を発生させる。このスキャン用クロックは、バッファ12、入力端子Aを経て各フリップフロップ141～14nのクロック入力端子CKに与えられる。従ってこのスキャン用クロックに同期して、フリップフロップ14nは入力したスキャンインデータに応じた出力をし、この出力は下位のフリップフロップ14(n-1)へ入力として与えられる。このようにしてスキャンインデータによって最上位のフリップフロップ14nから最下位のフリップフロップ141へ向かってスキャンが行われ、最下位のフリップフロップ141の出力はバッファ162、出力端子D、バッファ42を介して集積回路装置300にスキャンアウトデータ入力304として与えられる。集積回路装置300は、スキャンインデータとスキャンアウトデータとの論理的な相關関係から、各フリップフロップ141～14nの状態を認識することができ、障害状態の読み出しが行われることになる。

このように入力端子Bおよび出力端子Dは、通常は論理回路110に接続されているが、障害発生時には障害状態を保持するフリップフロップに接続されるような切り換えが行われる。従ってスキャンインデータの入力およびスキャンアウトデータの出力のための専用の入出力端子を設ける必要はない。

なお、上述の実施例では、このような共用の入力端子および出力端子を1つずつ設けた例について説明したが、このような共用の入出力端子をいくつ設けてもかまわない。また、障害状態を保持する手段としては、フリップフロップに限らずどのような保持手段を用いてもかまわない。

〔発明の効果〕

以上のとおり本発明によれば、障害の検出保持機能を有する集積回路装置において、通常の入出力端子と障害状態検出用の入出力端子とを共用するようにしたため、入出力端子数の低減を図ることができる。

4. 図面の簡単な説明

303……障害入力、
304……スキャンアウトデータ入力、
A、B……入力端子、
C、D……出力端子。

第1図は本発明の一実施例に係わる集積回路装置を外部回路に接続して用いた一例を示す回路図である。

11、12、21、22、
30、41、42……外部のバッファ、
100……集積回路装置、
110……論理回路、
121～12n……障害検出回路、
131～13n……選択器、
141～14n……フリップフロップ、
150……論理和回路、
160、161、162……出力バッファ、
170、171、172……入力バッファ、
200……集積回路装置、
201……クロック出力、
202……論理出力、
203……論理入力、
300……集積回路装置、
301……クロック出力、
302……スキャンインデータ、

出願人

日本電気株式会社

代理人

弁理士 山内 梅雄

第1図

